|
|
| 30090 |
| |  |
| | |  | Engelsk titel:
| Digital Systems, Design of | Sprog:
| | Point
(ECTS )
| 5 | Kursustype:
| Diplomkursus
| | Kurset udbydes under åben uddannelse |
| | |
| Skemaplacering:
| F2B
| Undervisningsform: | Forelæsninger og projektarbejde. | Kursets varighed:
| 13-uger | Eksamensplacering:
| F2B
| Evalueringsform:
| | Eksamens varighed:
| | Hjælpemidler:
| | Bedømmelsesform: | | Tidligere kursus:
| 31028 | Pointspærring: | | Faglige forudsætninger: | , |
| Overordnede kursusmål:
| Kursets mål er, at sætte den studerende i stand til - at analysere en problemstilling med henblik på en digital realisation, - at vælge beskrivelsesværktøjer, der sikrer at såvel rekvirent (kunde) som designer ved, hvad der skal realiseres (grundspecifikation), - at kunne anvende forskellige teknologier ved design af digitale systemer (mikroprocessorer, DSP, CPLD eller FPGA). |
| Læringsmål: | | En studerende, der fuldt ud har opfyldt kursets mål, vil kunne: | - Definere og fortolke unsigned og signed repræsentationer af binær tal
- Bestemme og demonstrere brugen af basale binære mikrooperationer
- Identificere og liste de basale elementer af arkitekturen i en mikroprocessor
- Analysere og forklare signaltilgang og styringssignaler i en mikroprocessorarkitektur
- Beskrive og berettige microprocessoren, dens datavej- og styringsenhed med tidsdiagrammer
- Anvende VHDL og strukturere programmering i VHDL
- Bruge syntese/implementering og simuleringsværktøj for at designe digitale systemer
- Implementere i hardware og idriftsætte en simpel softmikroprocessor på en FPGA
- Designe og realisere et simpelt mikrokode/assembler program i en mikroprocessor
- Organisere, planlægge og dokumentere workflow i et digitalt projekt
- Skrive en tekniske rapport, inklusive kildehenvisninger og citationer
| Kursusindhold:
| Hardware beskrivelses sprog (VHDL) til -Specifikation -Simulering -Syntese -Test. -Alternativer til VHDL: Verilog og schematic capture -VHDL sammen med Verilog og schematic capture -Anvendelse af Cores og konfigurerbare byggeblokke -Principper for tidstro programmering Orientering om de forskellige realiseringsmuligheder ved design af større digitale kredsløb -Standard logik kontra/sammen med microprocessorer og/eller DSP Diskussion af klokstrategier og signalsynkronisering Synkron kontra asynkron design i programmerbare IC -Programmering, testfilosofi og indbygning af testbarhed -Planlægning og realisering af et større design ved brug af VHDL og programmerbare IC (CPLD/FPGA) -Gruppearbejde, rapportering, fremlæggelse og kritik. |
| Bemærkninger:
| Kurset er tilrettelagt med en teoridel og en projektdel. Teoridelen afholdes som oversigtsforelæsninger og øvelser. Projektdelen udfylder resten af kursustiden. Der kan forekomme mødepligt ved enkelte af øvelserne. |
| Mulighed for GRØN DYST deltagelse:
| Kontakt underviseren for information om hvorvidt dette kursus giver den studerende mulighed for at lave eller forberede et projekt som kan deltage i DTUs studenterkonference om bæredygtighed, klimateknologi og miljø (GRØN DYST). Se mere på |
| Kursusansvarlig:
| , 327, 106, (+45) 4525 3452,
| Institut:
| 30 Institut for Rumforskning og -teknologi | Nøgleord: | Digital system design, VHDL, Tidstro programmering, CPLD, FPGA |
|
|
| | Sidst opdateret:
14. juli, 2011 |
No result
|
|
|
|
|
|
|
|